• Description.
• Mapping mémoire
• Presentation des controleurs.
• Le Zilog Z852230
• Le MChip
• Le VMEchip2
• Le TimeKeeper MK48T08

Description

 
Nous avons 3 modeles de cartes MVME162LX:

3 cartes MVME 162LX-263 = 25 Mhz MC68040      16 MB ECC    SCSI/Ethernet
1 carte  MVME 162LX-253 = 25 Mhz MC68LC040 16 MB ECC    SCSI/Ethernet
8 cartes MVME 162LX-213 = 25 Mhz MC68LC040   4 MB Parity  SCSI/Ethernet

- un MC68LC040 cadencé à 25 MHz microprocesseur 32 bits avec 8Kb de cache et une unite
de gestion de la memoire MMU (le MC68LC040 est une version (( low cost )) du MC68040 : il n'a pas
d'unité de calculs flottants FPU);

- 4 Moctects ou 16 Moctets de mémoire dynamique ;

- 1 Moctets de mémoire FLASH ;

- 128 Kbytes de mémoire statique sauvegardée par une battery ;

- 8 Kbytes de mémoire non volatile pour le calandrier et horloge : le TIMEKEEPER M48T08 ;

- 4 supports de 32 broches pour la PROMs, 2 supports sont occupés :
   l'un contient le chargeur/debugger 162Bug Motorala,
   l'autre le XRAY debugger de MicroTec ;

- deux contr^oleurs pour 4 lignes synchrone/asynchrone : deux Zilog Z85230 ;

- un contr^oleur ETHERNET : l'Intel 82596CA ;

- un contr^oleur SCSI : le NCA 53C710 ;

- un contr^oleur mémoire (le MCChip un asic), qui entre autres fonctions, offre :
   + 4 timers 32bits programmables ; + la gestion des interruptions des contr^oleurs
   d'entrées/sorties.

- contr^oleur de bus VME Maitre/Esclave jusqu'a 64 bits de donnees et 32 lignes d'adresses : (le VMEchip2 un asic).
 

Mapping mémoire

Presentation des principaux contr^oleurs

Le Zilog Z85230

La MVME162LX utilise 2 circuits Zilog Z85230 pour g'erer 4 lignes s'eries asynchrones de 110 octets/s 'a 38400 octets/s. Ces lignes sont
disponibles sur la facade avant de la carte sous la forme de 4 prises rj45:


Le Z85230 comporte deux canaux: le canal A et le canal B. Chaque canal comporte deux registres qui sont "mapp'es" par le MCchip dans l'espace
d'adressage de la carte: il s'agit des registres Port Control Register et Port Data Register.

Les adresses sont les suivantes :

Premier contr^oleur
 

	Port Control Register   Port Data Register
canal A canal B	FFF45005                        FFF45007   FFF45001                        FFF45003

Second contr^oleur

	Port Control Register   Port Data Register
canal A canal B	FFF45805                        FFF45807   FFF45801                        FFF45803

Le MCchip

Le Memory Controller MCchip est un circuit de type ASIC specialement fabrique pour interfacer:
 
- les memoires BBRAM, EPROM, FLASH et SRAM.
- les contr^olleurs des lignes series SCC les deux Z85230 de Zilog,
- le contr^olleur SCSI 53C710 de NCR.
- le contr^olleur reseau 82596CA d'Intel.
- 4 timers de 32 bits.
- les interruptions provenants: des poussoirs ABORT et RESET,  des lignes series, des interfaces reseau et scsi, de la memoire
    Dynamique et des     Timers.
- Il verifie aussi le bon fonctionnement du bus interne en controlant les temps d'acces. C'est lui qui genere une interruption si
   vous tenter d'acceder a une adresse non decodee par exemple.
Ce circuit est donc relativement complexe avec ses 20 registres de 32 bits, c'est pourquoi nous ne ferons que survoler sa programmation.
Le chapitre 3 du manuel MVME162 Embedded Controller Programmer's Guide vous permetra de connaitre les moindres d'etailles de cette
usine 'a gaz 'el'ectrique:
 

L'adresse de base du MCchip = $FFF42000

Offset	D31-D24	D23-D16	D15-D8	D7-D0
$00	MCchip ID	MCchip Revision	Control General	Interrupt Vector Base Register
$04	Tick Timer 1 Compare Register
$08	Tick Timer 1 Counter Register
$0C	Tick Timer 2 Compare Register
$10	Tick Timer 2 Counter Register
$14	LSB Prescaler Count Register	Prescaler Clock Adjust	Tick Timer 2 Control	Tick Timer 1 Control
$18	Tick Timer 4  Interrupt Control	Tick Timer 3  Interrupt Control	Tick Timer 2  Interrupt Control	Tick Timer 1 Interrupt Control
$1C	DRAM Parity Error Interrupt Control	SCC Interrupt Control	Tick Timer 4 Control	Tick Timer 3 Control
$20	DRAM Space Base Adress Register		SRAM Space Base Adress Register
$24	DRAM Space Size	DRAM/SRAM Options	SRAM Space Size	reserved
$28	LANC Error Status	reserved	LANC Interrupt Control	LANC Bus Error Interrupt Control
$2C	SCSI Errot Status	General Purpose Inputs	MVME 162 Version	SCSI Interrupt Control
$30	Tick Timer 3 Compare Register
$34	Tick Timer 3 Counter Register
$38	Tick Timer 4 Compare Register
$3C	Tick Timer 4 Counter Register
$40	Bus Clock	PROM Access Time Control	Flash Access Time Control	ABORT Switch Interrupt Control
$44	RESET Switch	Watchdog Timer	Access & Watchdog	reserved
$48	Control DRAM Control	Control (reserved)	Time Base Select MPU Status	reserved
$4C	32-bit Prescaler Count Register

Description des registres du MCchip

Registre ID et le registre de Revision

Chaqu'un de ces registres est en lecture seul. Le registre ID contient la valeur $84 et le registre de REVISON contient
la valeur 0.

Registe de contr^ole g'en'eral

 

BIT	15	14	13	12	11	10	9	8
NOM							MIEN	FAST
OPERATION	R	R	R	R	R	R	R/W	R/W
APRES UN RESET	0	0	0	0	0	0	0	0

MIEN   Master Interrupt ENable. Quand ce bit est `a 1, s'il y a demandes d'interruption de la part de l'un des contr^oleurs
              g'er'es par le MCchip le MCchip activera une demande d'interruption vers le  processeur. Si ce bit est `a 0, le MCchip
              n'activera pas de demande d'interruption vers le processeur.

FAST   Bit de contr^ole de la vitesse pour m'emoire BBRAM. Ne jamais modifier de bit !

Registre de base des vecteurs d'interruptions

Ce registre est utilise pour envoyer un numero de vecteur vers le MC68xx040 pendant les cycles  de reconnaissance d'interruption. Seul les bits 7 'a 4 sont modifiables. Les 4 autres bits sont utilises pour encoder l'origine de l'interruption comme le montre le tableau suivant:

Programmer les Timers

Le MCchip possede 4 timers programmables.

Les registres Tick Timer Counter

Ce sont des registres de 32 bits qui sont incr'ement'es chaque fois qu'apparait un Tick d'horloge si le timer correspondent est active'.
Les operations permises sont la lecture et l'ecriture. Un RESET ne modifie pas les bits de ces registres. Quand vous programmez un timer
pour g'en'erer une interruption p'eriodique, le Tick Timer Counter devra etre mis 'a zero par logiciel. Sinon l'apparition de la premiere
interruption ne serra pas determin'ee: soit au plus-tard dans 71,6 minutes !

Les registres Tick Compare
Ce sont des registres de 32 bits. les operations permises sont la lecture et l'ecriture. Un RESET remet a zero les bits de ces registres.
La valeur du Tick Timer Counter est compare au Tick Compare. Lorsqu'ils sont egaux, une interruption est envoyer vers le bus local
et le counter d'overflow est incremente. Si le mode clear on compare est valide, le Tick Timer Counter est remis 'a zero.

Le Registre Prescaler Clock Adjust Register

Ce registre de 8 bits permet de programmer la frequence d'apparition des Ticks des 4 timers suivant l'equation suivante:

               Tick clock  MHz   =   processor clock  MHz  /   (256 - precaler value)

Remarque: la valeur $FF n'est pas permise, la fr'equence maximum pour les Ticks timers est donc la fr'equences du processeur divise par deux.
Par exemple si l'on veut un Tick `a 1 MHz, l'equation devient:

                           Prescaler value = 256  -  (processor clock  /  Tick Clock)
                           Prescaler value = 256  -  25MHz
                           Prescaler value = $E7
 

Les registres de contr^ole des timers

Chaque timer a un registre de contr^ole:

 
CEN    quand ce bit vaut 1, le registre de comptage est incr'ement'e tous les Ticks (le timer fonctionne); quand ce bit vaut 0, le registre de
             comptage n'est pas incr'ement'e (le timer est arr'et'e).
COC    quand ce bit vaut 1, le registre de comtage est remis a z'ero quand il atteint la valeur du registre de comparaison ; si ce bit vaut 0,
 le registre de comtage continue 'a ^etre incr'ement'e apre`es avoir atteint la valeur du registre de comparaison.
COVF  le compteur d'overflow est remis a 0 chaque fois que l'on e'crit un 1 dans ce bit.
OVFL   Ces bits constituent le compteur d'overflow. Il est incr'ement'e chaque fois ou le timer g'en'ere une interruption.

Les registre de contr^ole d'interruption des Timers

 
IL2 - IL0   Ces 3 bits code le niveau d'interruption compatible avec la famille 680000. Le niveau 0 ne g'en'ere pas d'interruption.
ICLR         Ecrire un 1 dans ce bit met 'a 0 le bit INT.
IEN          La mise 'a 1 de ce bit, valide les interruptions. Sa mise a 0 invalide les interruptions.
INT          Quand ce bit vaut 1, c'est qu'une interruption 'a ete g'en'er'e. Ce bit passe 'a 0 en ecrivant un 1 dans le bit ICLR.

Le VMEchip2

Le VMEchip2 est un ASIC qui permet d'interfacer le bus interne de la carte MVME162LX avec le bus externe VME. Donc de pouvoir communiquer avec toutes autres cartes presentes sur le bus VME du rack. Il possede 36 registres de 32 bits: pffff bonsoir la programmation ! Heureusement nous
allons utiliser un cas particulier et simple de sa programmation (ouf !).  Le chapitre 2 du manuel MVME162 Embedded Controller Programmer's Guide  d''etaille les moindres bits de ce circuit.
Nous allons donc aborder le cas de figure des TP IMIPRO. Il s'agit de communiquer (lire/ecrire) via le VMEbus entre une carte maitre MVME162lx et une carte exclave d'entree/sortie (qui permet le controle/commande des robots Fischers):