Générateur
de signaux sinusoïdal utilisant un AOP
Principe de fonctionnement
Principe de fonctionnement
Nous décrivons
dans cette page la façon de concevoir un circuit permettant de
délivrer un signal sinusoïdal à une fréquence
donnée. Tout circuit avec une réaction peut être
décrit par le schéma bloc suivant :
En
calculant Vs en fonction de Ve, on obtient l'équation suivante :
Vs/Ve = A / (1+A.B). Cette équation n'a pas de solution lorsque
AB = -1. C'est dans ces conditions que fonctionne l'oscillateur et le
circuit est instable.
Montage oscillateur simple
Dans le montage suivant, A est réalisé par l'AOP monté en amplificateur non inverseur de gain 1+ R2/R1. La réaction B est assuré par le dipôle RC série associé au dipôle RC parallèle. La tension v+ est :
.
Montage oscillateur simple
Dans le montage suivant, A est réalisé par l'AOP monté en amplificateur non inverseur de gain 1+ R2/R1. La réaction B est assuré par le dipôle RC série associé au dipôle RC parallèle. La tension v+ est :
. A la pulsation 
, v+ = Vs/3. Compte tenu de la condition AB = -1, R2/R1 doit être égal à 2 et la fréquence d'oscillation est .
Ce montage peut être testé mais la condition de gain est difficile à réaliser. Employer pour R1 une résistance ajustable pour ajuster précisément le gain et avoir en sortie une tension sinusoïdale avec peu de distorsions.
, v+ = Vs/3. Compte tenu de la condition AB = -1, R2/R1 doit être égal à 2 et la fréquence d'oscillation est . Ce montage peut être testé mais la condition de gain est difficile à réaliser. Employer pour R1 une résistance ajustable pour ajuster précisément le gain et avoir en sortie une tension sinusoïdale avec peu de distorsions.
Montage oscillateur avec stabilisation de la tension de sortie
Dans
le montage suivant, la tension de sortie est ajusté à une
valeur donnée par la présence du FET qui est
utilisé en résistance variable.
Pour
fonctionner dans la zone ohmique, le FET canal N nécessite une
tension négative; celle ci est obtenue à partir de D, R3,
R4 et C4. R4 et C4 joue un rôle de filtrage pour obtenir une
tension quasi continu pour commander le FET.
Quand la tension Vs augmente, Vgs augmente également et la résistance Rds du FET augmente et le gain de l'étage diminue. Il y a donc stabilisation de la tension de sortie et la tension Vs n'atteint pas la saturation de l'AOP.
Quand la tension Vs augmente, Vgs augmente également et la résistance Rds du FET augmente et le gain de l'étage diminue. Il y a donc stabilisation de la tension de sortie et la tension Vs n'atteint pas la saturation de l'AOP.